特許
J-GLOBAL ID：200903051214671220
半導体装置の配線方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-250601
公開番号（公開出願番号）：特開平9-092726
出願日： 1995年09月28日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】ネットリストに基づきゲートアレイやスタンダードセルの配線パターンを決定する際に、クロック配線やクリティカルパスの配線と他の配線との配線間隔が自動的に広がるようにして、信号遅延を低減する。【解決手段】ネットリストに基づいてクロック信号やクリティカルパスのネットを探索し(ステップ105)、探索されたネットにフラグを付加し(ステップ106)、フラグ付きネットを太幅でフラグなしネットを通常幅で配線し(ステップ109)、その後、フラグ付きネットの配線(太幅配線)を細線化する(ステップ112)。
請求項（抜粋）：
回路のネットリストに基づいて各ネットの配線パターンを決定する半導体装置の配線方法であって、前記ネットリストに基づいて、信号伝達を遅延させたくない信号が伝わるネットを探索する第1のステップと、前記第1のステップで探索されたネットに対してフラグを付加する第2のステップと、前記フラグが付加されたネットの配線とそれに隣接する配線との配線間隔が通常の配線相互の配線間隔よりも大きくなるように、前記各ネットの配線のレイアウトを行う第3のステップと、を有する半導体装置の配線方法。
IPC (2件)：
FI (3件)：
H01L 21/82 C
, G06F 15/60 658 E
, G06F 15/60 658 U
