特許
J-GLOBAL ID：200903051254595585
半導体光学構成要素における埋込みストリップと外部ストリップの整列方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
川口 義雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-223642
公開番号（公開出願番号）：特開平8-078792
出願日： 1995年08月31日
公開日（公表日）： 1996年03月22日
要約：
【要約】【課題】 本発明は光子集積回路の製造に適用される。【解決手段】 下部封じ込め層と上部封じ込め層(CS)の間に屈折率増大層を含む半導体ウェーハ(2)の上に、誘電層を付着し、これをエッチングして、埋込みストリップ(RL)と外部ストリップ(RM)とを互いに整列させて境界を定めるために、エッチングに耐える区切りストライプ(10)を形成する。第1のエッチングで外部ストリップと埋込みストリップの起工部分(12)を形成する。次いで外部ストリップを保護した後に第2のエッチングで埋込みストリップ本体(20)を形成する。最後に選択的付着によって埋込みストリップの横方向封じ込めを実施する。
請求項（抜粋）：
埋込みストリップと外部ストリップとを半導体光学構成要素中で整列させる方法において、まず埋込みストリップ(RL)と外部ストリップ(RM)とを互いに整列させて境界を定めるべく、エッチングに耐える区切りストライプ(10)をエッチングによって形成し、その後、第1のエッチングで外部ストリップと埋込みストリップの起工部分(12)を形成し、次いで外部ストリップを保護した後に第2のエッチングにより埋込みストリップ本体(20)を形成し、最後に選択的付着によって埋込みストリップの横方向封じ込めを実施することを特徴とする方法。
IPC (5件)：
H01S 3/18
, G02B 6/13
, G02B 6/12
, G02B 6/30
, G02F 1/025
G02B 6/12 M
, G02B 6/12 N
