特許
J-GLOBAL ID：200903051285848066
半導体記憶装置及びこの記憶装置を含む論理回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-153378
公開番号（公開出願番号）：特開平7-030075
出願日： 1993年06月24日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】従来に比べて配線の数を減少させることができ、これによりチップ面積の増大を防止することができると共に歩留り良く製造できる半導体記憶装置及び論理回路を提供するを目的とする。【構成】列状に配置された複数のRAMセル50-1 ,50-2 と、上記複数のRAMセルをアクセスするための信号が伝達され、互いに隣り合う2つのRAMセルについては異なるものが接続されるワード線WLm0,WLm1と、上記複数の各RAMセルに対する書き込みデータ及び各RAMセルからの読み出しデータが伝達され、互いに隣り合う2つのRAMセルについては同一のものが接続されるビット線BL(n-),BLn とを具備したことを特徴とする。
請求項（抜粋）：
列状に配置された複数の記憶回路セルと、上記複数の記憶回路セルをアクセスするための信号が伝達される複数の信号線からなり、上記複数の記憶回路セルのうち互いに隣り合う2つの記憶回路セルについては異なる信号線が接続される記憶回路セルアクセス線と、上記複数の各記憶回路セルに対する書き込みデータ及び各記憶回路セルからの読み出しデータが伝達される複数の信号線からなり、上記複数の記憶回路セルのうち互いに隣り合う2つの記憶回路セルについては同一の信号線が接続されるデータ線とを具備したことを特徴とする半導体記憶回路。
IPC (2件)：
H01L 27/10 471
, G11C 11/41
