特許

J-GLOBAL ID：200903051331140057

不揮発性半導体記憶装置

発明者： 中村 卓矢 ,  佐藤 信司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-181880
公開番号（公開出願番号）：特開2001-015615
出願日： 1999年06月28日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】実質的なしきい値電圧を低くして選択メモリセルにおける“1”データ書き込み時に非選択メモリセルにおける誤書き込みの発生を防止することを特徴とする。【解決手段】ビット線BL1、BL2と、ソース線SLと、それぞれ浮遊ゲートと制御ゲートとを有する直列接続された複数の不揮発性トランジスタからなり、ビット線とソース線との間に挿入されたNAND型メモリセルMi,jと、NAND型メモリセルとビット線BL1、BL2との間に接続された選択ゲートS1,1、S1,2と、NAND型メモリセルとソース線との間に接続された選択ゲートS2,1、S2,2と、ビット線とソース線との間のNAND型メモリセルと選択ゲートとからなる経路の途中に挿入された抵抗Rとを具備したことを特徴としている。

請求項（抜粋）：

ビット線と、ソース線と、それぞれ浮遊ゲートと制御ゲートとを有する直列接続された複数の不揮発性トランジスタからなり、上記ビット線と上記ソース線との間に挿入されたNAND型メモリセルと、上記NAND型メモリセルと上記ビット線との間に接続された第1の選択ゲートと、上記NAND型メモリセルと上記ソース線との間に接続された第2の選択ゲートと、上記ビット線と上記ソース線との間の上記NAND型メモリセルと第1の選択ゲートと第2の選択ゲートとからなる経路の途中に挿入された抵抗とを具備したことを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/04 ,  H01L 27/115

FI (3件)：

H01L 29/78 371 ,  G11C 17/00 622 E ,  H01L 27/10 434

Fターム (27件)：

5B025AA01 ,  5B025AC01 ,  5B025AE08 ,  5F001AA01 ,  5F001AB08 ,  5F001AB09 ,  5F001AD05 ,  5F001AD12 ,  5F001AD18 ,  5F001AD41 ,  5F001AD53 ,  5F001AE02 ,  5F001AF06 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP61 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER21 ,  5F083GA15 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083NA01