特許
J-GLOBAL ID:200903051340639820
半導体装置およびその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-075716
公開番号(公開出願番号):特開2000-269453
出願日: 1999年03月19日
公開日(公表日): 2000年09月29日
要約:
【要約】【課題】トレンチキャパシタンスの低下、電界集中によるキャパシタ絶縁膜の信頼性の劣化を抑止でき、電荷蓄積電極のドーパントの拡散を抑制し、ドーパント濃度の低下を防止し、電荷蓄積電極の抵抗の上昇を抑制する。【解決手段】半導体基板10の表層部で深さ方向の中間部より膨脹させた構造に形成されたトレンチの内壁面に形成されたキャパシタ絶縁膜11と、キャパシタ絶縁膜の表面上に形成された不純物を含む第1の導電膜からなる電荷蓄積電極12と、トレンチ内で互いに対向する電荷蓄積電極の表面上に形成され、電荷蓄積電極の厚さよりも薄い不純物拡散を防止するキャップ膜13と、トレンチ内部の下部でキャップ膜に囲まれた部分に埋め込まれた埋め込み部材14とを具備する。
請求項(抜粋):
半導体基板と、前記半導体基板に形成されたトレンチの内壁面に形成されたキャパシタ絶縁膜と、前記キャパシタ絶縁膜の表面上に形成された不純物を含む第1の導電膜からなる電荷蓄積電極と、前記トレンチ内で互いに対向する前記電荷蓄積電極の表面上に形成され、前記電荷蓄積電極の厚さよりも薄い不純物拡散を防止するキャップ膜と、前記トレンチ内部の下部で前記キャップ膜に囲まれた部分に埋め込まれた埋め込み部材とを具備することを特徴とする半導体装置。
IPC (2件):
H01L 27/108
, H01L 21/8242
Fターム (13件):
5F083AD17
, 5F083AD60
, 5F083GA25
, 5F083JA04
, 5F083JA56
, 5F083MA06
, 5F083MA17
, 5F083MA20
, 5F083PR07
, 5F083PR12
, 5F083PR15
, 5F083PR21
, 5F083PR39
前のページに戻る