特許

J-GLOBAL ID：200903051344650097

DRAMインタフェースアダプタ回路

発明者： ジェフリー エイ スモール ,  アラン ティー トロック
出願人/特許権者： イーストマン・コダツク・カンパニー
代理人 (1件)： 金山 敏彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-339003
公開番号（公開出願番号）：特開平5-282192
出願日： 1992年12月18日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】 8ビットバイトで256×16ビットメモリまでのバイト書込みを可能にするインタフェース回路を提供する。【構成】 選択信号に応じて入力信号のセットを、1つの列アドレスストローブ信号と高位バイト書込み信号及び低位バイト書込み信号を含む第1の信号セット、または単一の書込み信号と高位列アドレスストローブ信号及び低位列アドレスストローブ信号を含む第2の信号セットのいずれかに変換するインタフェースアダプタ回路であり、本回路は生成した信号を保持し、同期化する論理回路14とフリップフロップを有する。また、選択信号に応じて、書込み列アドレスストローブタイミング信号と低位バイト信号と高位バイト信号を2つのセットに変換する。

請求項（抜粋）：

ダイナミックランダムアクセスメモリ用のインタフェース回路において、選択信号に反応して、列アドレスストローブ信号と低位バイト書込み信号または高位バイト書込み信号を、一対の列アドレスストローブ信号と単一の書込み信号とを含む第1の信号のセットと、1対の書込み信号と単一の列アドレスストローブ信号とを含む第2の信号のセットのうちの1つに変換する論理回路から成ることを特徴とするインタフェース回路。