特許
J-GLOBAL ID:200903051351710925
薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
鈴木 晴敏
公報種別:公開公報
出願番号(国際出願番号):特願2000-152356
公開番号(公開出願番号):特開2001-332738
出願日: 2000年05月24日
公開日(公表日): 2001年11月30日
要約:
【要約】【課題】 ティスプレイなどに用いられる薄膜半導体装置の点欠陥や線欠陥を防止する。【解決手段】 薄膜半導体装置は、信号配線3と、ゲート配線2と、薄膜トランジスタTFTとを絶縁性の基板の上に形成して回路を構成する。半導体薄膜4を信号配線3に沿って延長し、半導体薄膜4と信号配線3を電気接続するコンタクトホールCONSから、チャネル領域Chまでの距離を拡大化している。又、CONSからチャネル領域までの間に位置する半導体薄膜4のエッジに沿って、ゲート電極と同一の材料でフローティングの保護部材2Fを配している。また、TFTのドレイン領域と中間配線3aを接続するコンタクトホールCONDと、画素電極と中間配線3aを接続するコンタクトホールCONPを互いに分離し、且つ前者を後者に比べTFTから遠い位置に配している。又、CONSを間にして信号配線3の下方に位置する半導体薄膜4の部分はCONSの内径より少なくとも5μmの幅で外側に延設されている。
請求項(抜粋):
信号配線と、ゲート配線と、薄膜トランジスタとを絶縁性の基板の上に形成して回路を構成し、該薄膜トランジスタは、チャネル領域を間にしてソース領域及びドレイン領域が形成された半導体薄膜と、ゲート絶縁膜を介して該半導体薄膜のチャネル領域に重なるゲート電極とからなる積層構造を有し、該ゲート配線は、該ゲート電極に接続し、該信号配線は、層間絶縁膜を介して該半導体薄膜より上層に形成され、該層間絶縁膜に開口したコンタクトホールを介して該半導体薄膜に形成されたソース領域及びドレイン領域の少なくとも一方に接続している薄膜半導体装置において、ソース領域またはドレイン領域が形成された半導体薄膜の部分を該信号配線に沿って延長し、該ソース領域またはドレイン領域と該信号配線とを接続するコンタクトホールから、ゲート電極に重なる該チャネル領域までの距離を拡大化したことを特徴とする薄膜半導体装置。
IPC (5件):
H01L 29/786
, G02F 1/1368
, G09F 9/30 338
, G09F 9/30 365
, H01L 21/336
FI (5件):
G09F 9/30 338
, G09F 9/30 365 Z
, H01L 29/78 616 T
, G02F 1/136 500
, H01L 29/78 627 C
Fターム (59件):
2H092JA26
, 2H092JA29
, 2H092JA38
, 2H092JA40
, 2H092JA42
, 2H092JA44
, 2H092JA46
, 2H092JB13
, 2H092JB23
, 2H092JB32
, 2H092JB33
, 2H092JB51
, 2H092JB57
, 2H092JB63
, 2H092JB69
, 2H092KA04
, 2H092KA07
, 2H092KA16
, 2H092KA18
, 2H092MA05
, 2H092MA08
, 2H092MA13
, 2H092MA17
, 2H092MA30
, 2H092NA13
, 2H092NA15
, 2H092PA07
, 5C094AA21
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094CA19
, 5C094CA24
, 5C094DA14
, 5C094DA15
, 5C094DB04
, 5C094EA04
, 5C094EA07
, 5C094EB02
, 5C094FB12
, 5C094FB14
, 5C094FB15
, 5F110AA26
, 5F110BB01
, 5F110CC08
, 5F110EE04
, 5F110EE23
, 5F110EE37
, 5F110GG02
, 5F110GG13
, 5F110GG23
, 5F110HL02
, 5F110HL03
, 5F110HL07
, 5F110HM04
, 5F110NN03
, 5F110NN06
, 5F110NN73
, 5F110PP03
引用特許:
前のページに戻る