特許
J-GLOBAL ID:200903051356491261

方法および半導体構造(非酸素カルコゲン不活性化ステップを用いて製作されたGe系半導体構造)

発明者:
出願人/特許権者:
代理人 (4件): 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
公報種別:公開公報
出願番号(国際出願番号):特願2006-290473
公開番号(公開出願番号):特開2007-123895
出願日: 2006年10月25日
公開日(公表日): 2007年05月17日
要約:
【課題】FETおよびMOSコンデンサなどのGe系半導体デバイスを得ることができる方法および構造を提供すること。【解決手段】具体的には、本発明は、その表面が非酸素カルコゲンに富んだGe含有材料(層またはウェーハ)の上部またはその内部あるいはその両方に誘電体層と導電材料を含むスタックを含む半導体デバイスを形成する方法を提供する。非酸素カルコゲンに富んだ界面を設けることによって、誘電体成長時およびその後の望ましくない界面化合物の形成が抑制され、界面トラップの密度が低下する。【選択図】図9
請求項(抜粋):
半導体構造を形成する方法であって、 Ge含有材料の表面を、少なくとも1種の非酸素カルコゲン含有材料で処理して、非酸素カルコゲンを含む表面を形成するステップと、 非酸素カルコゲンを含む前記表面の上に誘電体層を形成するステップであって、これにより非酸素カルコゲンを含む界面が前記Ge含有材料と前記誘電体層の間に配置されるステップと、 前記誘電体層の上に導電材料を形成するステップと を含む方法。
IPC (8件):
H01L 29/161 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 29/78 ,  H01L 21/316 ,  H01L 21/283
FI (7件):
H01L29/161 ,  H01L27/04 C ,  H01L27/08 102C ,  H01L29/78 301B ,  H01L29/78 301G ,  H01L21/316 X ,  H01L21/283 C
Fターム (71件):
4M104AA02 ,  4M104AA03 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB14 ,  4M104BB18 ,  4M104BB19 ,  4M104BB27 ,  4M104BB29 ,  4M104BB32 ,  4M104BB36 ,  4M104BB39 ,  4M104CC05 ,  4M104DD22 ,  4M104DD55 ,  4M104EE03 ,  4M104EE12 ,  4M104EE14 ,  4M104EE16 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG16 ,  4M104GG19 ,  4M104HH20 ,  5F038AC03 ,  5F038AC05 ,  5F038AC10 ,  5F038AC15 ,  5F038AC16 ,  5F038AC17 ,  5F038AC18 ,  5F038DF05 ,  5F038EZ01 ,  5F038EZ02 ,  5F038EZ20 ,  5F048AC03 ,  5F048BA14 ,  5F048BB11 ,  5F058BC03 ,  5F058BE10 ,  5F058BF27 ,  5F058BF29 ,  5F058BF37 ,  5F058BJ01 ,  5F140AA06 ,  5F140AB03 ,  5F140AC36 ,  5F140AC39 ,  5F140BA01 ,  5F140BA03 ,  5F140BA05 ,  5F140BB16 ,  5F140BD01 ,  5F140BD04 ,  5F140BD05 ,  5F140BD09 ,  5F140BD11 ,  5F140BD13 ,  5F140BE01 ,  5F140BE02 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF05 ,  5F140BF07 ,  5F140BF08 ,  5F140BF10 ,  5F140CB04
引用文献:
前のページに戻る