特許
J-GLOBAL ID:200903051362883341
液晶装置およびその駆動方法並びに駆動回路
発明者:
出願人/特許権者:
代理人 (1件):
鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-207904
公開番号(公開出願番号):特開2001-033760
出願日: 1999年07月22日
公開日(公表日): 2001年02月09日
要約:
【要約】【課題】 表示品質の向上を図った液晶装置およびその駆動方法を提供する。【解決手段】 画素スイッチング素子3は、そのゲートが走査線2に接続され、ソースがデータ線1に接続され、ドレインがデータ保持回路4に接続されている。データ保持回路4はインバータ4a,4bの一方を反転して並列接続したもので、その出力が画素電極5に接続されている。また、6は強誘電性液晶、7は共通電極、8は共通電極を駆動する電圧が印加される共通電極端子である。そして、上述した画素スイッチング素子3およびデータ保持回路4によって画素駆動部9が構成されている。このような構成によれば、画素電極5を駆動する信号が、データ保持回路4によって、駆動すべき全期間で保持されるので、強誘電性液晶がもつ自発分極による電荷の緩和を防ぐことができ、これにより表示品質を上げることができる。
請求項(抜粋):
強誘電性液晶、または反強誘電性液晶が挟持された一対の第1および第2基板と、前記第1基板上に、マトリックス状に配置された複数の画素電極と、前記画素電極に対向配置された共通電極と、前記第1基板の前記画素電極間に配置された相交差する複数のデータ線および複数の走査線と、前記画素電極に対応して設けられ、前記データ線および走査線に接続された複数のスイッチング手段と、前記スイッチング手段によってセット/リセット制御され、その出力によって前記画素電極を駆動する記憶回路と、を具備することを特徴とする液晶装置。
IPC (6件):
G02F 1/133 560
, G02F 1/133 550
, G02F 1/133 575
, G02F 1/13 505
, G09G 3/20 624
, G09G 3/36
FI (6件):
G02F 1/133 560
, G02F 1/133 550
, G02F 1/133 575
, G02F 1/13 505
, G09G 3/20 624 B
, G09G 3/36
Fターム (56件):
2H088EA15
, 2H088EA16
, 2H088GA04
, 2H088HA13
, 2H088HA20
, 2H088HA24
, 2H088HA28
, 2H088JA17
, 2H088JA20
, 2H088MA02
, 2H088MA13
, 2H093NA16
, 2H093NA55
, 2H093NC15
, 2H093NC26
, 2H093NC34
, 2H093ND04
, 2H093ND10
, 2H093NE06
, 2H093NF17
, 2H093NF20
, 2H093NG02
, 5C006AA01
, 5C006AA15
, 5C006AA22
, 5C006AC15
, 5C006AC28
, 5C006AF44
, 5C006AF51
, 5C006BA12
, 5C006BB16
, 5C006BB28
, 5C006BC06
, 5C006BF02
, 5C006BF25
, 5C006BF45
, 5C006EA01
, 5C006EC01
, 5C006EC11
, 5C006FA12
, 5C006FA23
, 5C080AA10
, 5C080BB05
, 5C080DD06
, 5C080DD09
, 5C080EE29
, 5C080EE30
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ06
, 5C080KK07
, 5C080KK47
, 5C080KK49
, 5C080KK52
前のページに戻る