特許
J-GLOBAL ID：200903051379633411
半導体記憶装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願2000-323043
公開番号（公開出願番号）：特開2002-133876
出願日： 2000年10月23日
公開日（公表日）： 2002年05月10日
要約：
【要約】【課題】 高信頼で大記憶容量化を実現し、使い勝手のよい半導体記憶装置を提供する。【解決手段】 3値以上の情報電圧をそのゲートに保持するMOSFETと、上記3値以上の情報電圧を上記MOSFETのゲートに与える書き込み用トランジスタと、上記MOSFETと直列形態に接続された読み出し用トランジスタとを含むメモリセルを用い、上記MOSFETのソースに対して、ソース線により上記3値以上の情報電圧に対応した複数の参照電圧を与えて、かかる複数通りの参照電圧に対応した上記MOSFETのオン状態/オフ状態の組み合わせによりデジタルデータを形成し、あるいは上記MOSFETのソース電圧をそのまま読み出し電圧として出力させる。
請求項（抜粋）：
3値以上の情報電圧をそのゲートに保持するMOSFETと、上記3値以上の情報電圧を上記MOSFETのゲートに与える書き込み用トランジスタと、上記MOSFETと直列形態に接続された読み出し用トランジスタとを含むメモリセルの複数と、上記書き込み用トランジスタをアドレス信号に従ってスイッチ制御する書き込み用ワード線の複数と、上記読み出し用トランジスタをアドレス信号に従ってスイッチ制御する読み出し用ワード線の複数と、上記書き込み用ワード線と直交する方向に配置され、上記情報電圧が伝えられる書き込み用ビット線の複数と、上記読み出し用ワード線と直交する方向に配置され、上記MOSFETと読み出し用トランジスタを通して流れるメモリ電流が伝えられる読み出し用ビット線の複数と、上記MOSFETのソースに対して、上記3値以上の情報電圧に対応した複数の参照電圧を与えるソース線とを備えてなり、上記複数通りの参照電圧に対応した上記MOSFETのオン状態/オフ状態の組み合わせにより3値以上の情報の読み出しを行うようにしてなることを特徴とする半導体記憶装置。
IPC (5件)：
G11C 11/56
, G11C 11/405
, G11C 11/401
, H01L 21/8242
, H01L 27/108
G11C 11/34 381 A
, G11C 11/34 352 B
, G11C 11/34 362 G
, H01L 27/10 321
5B024AA01
, 5B024AA07
, 5B024AA15
, 5B024BA01
, 5B024BA27
, 5B024BA29
, 5B024CA18
, 5B024CA25
, 5F083AD69
, 5F083HA02
, 5F083JA36
, 5F083LA12
, 5F083LA16
, 5F083NA01
, 5F083ZA21
