特許
J-GLOBAL ID：200903051391335345
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平6-198498
公開番号（公開出願番号）：特開平8-063990
出願日： 1994年08月23日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 各ページのデータを連続して読み出すページモード動作を、ページ切り換えを行う際にもタイムラグの発生を招くことなく続けて行うことができ、しかもこのようなページモード動作による連続した高速読み出しを、ほとんどチップ面積の増大なく簡単な回路構成により実現することができる半導体記憶装置を得ること。【構成】 半導体記憶装置101において、Yデコーダ・セレクタ部123を、入力アドレスの列アドレスA2〜A6が指定する番地の複数の列が、該列アドレスA2〜A6が指定する番地の次の番地の複数の列とともに選択されるよう構成し、センスアンプ部を、2つのセンスアンプ回路群124a,124bを有し、該入力アドレスA2〜A19により選択された番地aの複数のメモリセルから読み出されるページデータと、該番地の次の番地(a+1)の複数のメモリセルから読み出されるページデータとを各センスアンプ回路群によりそれぞれセンスするよう構成した。
請求項（抜粋）：
複数のメモリセルを有するメモリセルアレイと、メモリセルの情報をセンスするセンスアンプ部とを備え、入力アドレスに応じて並行してセンスアンプ部まで読み出したページデータとしての複数のメモリセルのデータを高速で切り換えて出力するページモードを有する半導体記憶装置であって、該入力アドレスの行アドレスに対応した該メモリセルアレイの行を選択する行選択手段と、該入力アドレスの列アドレスに対応した該メモリセルアレイの複数の列を、該列アドレス以外の少なくとも1つの他の列アドレスに対応した該メモリセルアレイの複数の列とともに選択する列選択手段とを備え、該センスアンプ部は、少なくとも2つのセンスアンプ回路群を有し、該入力アドレスにより選択された複数のメモリセルから読み出されるページデータと、該行アドレス及び該少なくとも1つの他の列アドレスにより選択された複数のメモリセルから読み出される少なくとも1つのページデータとを各センスアンプ回路群によりセンスするものである半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 306 A
, G11C 11/34 362 D
