特許
J-GLOBAL ID：200903051395370250

フラッシュメモリ装置及びその駆動方法

発明者：
王 鐘鉉

王 鐘鉉 について


出願人/特許権者：
株式会社ハイニックスセミコンダクター

株式会社ハイニックスセミコンダクター について


代理人 (2件)： 長谷 照一 ,  神谷 牧
公報種別：公開公報
出願番号（国際出願番号）：特願2004-370082
公開番号（公開出願番号）：特開2005-327435
出願日： 2004年12月21日
公開日（公表日）： 2005年11月24日
要約：
【課題】初期のパルス幅または初期のバイアスレベルを固定させずに変化させることにより、メモリセルのISPP方式プログラムまたは消去時間を減らす。【解決手段】パルス情報レジスタと、プログラム命令に応じて第1制御信号を発生させ、プログラム状態に応じて第2制御信号を発生させるための制御部と、制御部の第1制御信号に基づいて前記パルス情報レジスタからパルスレベル情報を入力し、その情報に応じてカウントするパルスカウンタと、パルスカウンタからの信号に応じてパルスレベルを決定して所定のパルスを発生させるパルス発生器と、1ビット以上のセルがプログラム状態検証レベルを満足すると、パスプラグを発生させるためのセンス増幅器と、フラグとパルス情報レジスタが初期値をもっているかを示す初期値フラグの論理組合せを行って、パルス情報レジスタをアップデートさせるための論理部とを含む。【選択図】図2
請求項（抜粋）：
メモリセルと、 パルスレベル情報を格納するためのパルス情報レジスタと、 プログラム命令に応じて第1制御信号を発生させ、前記メモリセルのプログラム状態に応じて第2制御信号を発生させるための制御部と、 前記制御部の第1制御信号に基づいて前記パルス情報レジスタから前記パルスレベル情報を入力し、その情報に応じてカウントするためのパルスカウンタと、 前記パルスカウンタからのカウンティング信号に応じて前記パルスレベルを決定して所定のパルスを発生させ、前記制御部からの前記第2制御信号に応じて前記メモリセルに印加するためのパルス発生器と、 前記メモリセルのプログラム状態を検証し、その結果に応じて該当セルのうち1ビット以上のセルが検証レベルを満足すると、パスプラグを発生させるためのセンス増幅器と、 前記センスフラグと前記パルス情報レジスタが初期値をもっているかを示す初期値フラグの論理組合せを行ってアップデートフラグを発生させ、前記パルス情報レジスタに格納された前記パルスレベルをアップデートさせるための論理部とを含むフラッシュメモリ装置。
IPC (1件)：
G11C16/02
FI (2件)：
G11C17/00 611E ,  G11C17/00 612E
Fターム (12件)：
5B125BA01 ,  5B125CA01 ,  5B125CA14 ,  5B125DB12 ,  5B125DB13 ,  5B125DC12 ,  5B125DC13 ,  5B125EA05 ,  5B125EB01 ,  5B125EG01 ,  5B125EG08 ,  5B125FA02
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM