特許
J-GLOBAL ID：200903051430797530
半導体回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-253479
公開番号（公開出願番号）：特開平5-094299
出願日： 1991年10月01日
公開日（公表日）： 1993年04月16日
要約：
【要約】【目的】 第三者にプログラマブルROMに書き込んだ処理内容データを読み出されるのを防止し、システム仕様の機密保持を図る。【構成】 PROM3内に割り付けた読み出し禁止情報領域16に格納した読み出し禁止データ「0」に基づいて、AND回路18aは、PROM3から汎用PROMデータ入出力回路7への処理内容データの出力を規制し、かつ、AND回路18bは、PROM3からCPU1に入力される処理内容データを選択的に外部に出力するためのCPU1によるテストモード信号の出力を規制する。
請求項（抜粋）：
中央演算処理装置で演算処理すべき処理内容データを記憶するプログラマブルROMと、このプログラマブルROM内に割り付けられ読み出し禁止データを格納するための読み出し禁止情報領域と、外部から前記プログラマブルROMに対して前記処理内容データの書き込みおよび読み出しを実行するためのアドレス入力回路およびデータ入出力回路と、前記プログラマブルROMから前記データ入出力回路への前記処理内容データの出力を、前記読み出し禁止情報領域内に格納した読み出し禁止データに基づいて規制する第1規制機能と、前記プログラマブルROMから前記中央演算処理装置に入力される処理内容データを選択的に外部に出力させるための前記中央演算処理装置によるテストモード信号の出力を、前記読み出し禁止情報領域内に格納した読み出し禁止データに基づいて規制する第2規制機能とを備えた半導体回路装置。
IPC (2件)：
G06F 9/06 450
, G06F 12/14 320
