特許

J-GLOBAL ID：200903051451828885

半導体装置の製造方法

発明者： 上田 裕
出願人/特許権者： 山形日本電気株式会社
代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願2000-300282
公開番号（公開出願番号）：特開2002-110912
出願日： 2000年09月29日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】 半導体基板上に形成する抵抗値を簡単に調整可能にした半導体装置の製造方法を提供する。【解決手段】 半導体基板上に、ポリシリコン抵抗5、6、7を多層に形成し、コンタクト部の10エッチングの深さを調節することで、所望の抵抗値を得るように構成したことを特徴とする。

請求項（抜粋）：

半導体基板上に、ポリシリコン抵抗を多層に形成し、コンタクト部のエッチングの深さを調節することで、所望の抵抗値を得るように構成したことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

Fターム (8件)：

5F038AR09 ,  5F038AR12 ,  5F038AR16 ,  5F038AR21 ,  5F038AR25 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ20