特許

J-GLOBAL ID：200903051452198346

薄膜トランジスタ

発明者： 小原 伸治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-359821
公開番号（公開出願番号）：特開平5-183131
出願日： 1991年12月27日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】 本発明の目的は薄膜トランジスタのソース・ドレイン間耐圧を向上させることである。【構成】 N型チャンネル領域5はオフセット領域8を介して高濃度P型ドレイン領域と接している。オフセット領域は実質的に不純物を導入していないポリシリコンであり、ソース・ドレイン耐圧が向上する。

請求項（抜粋）：

半導体基板の一主面上に形成され、ゲート電極と、多結晶シリコン膜中に画成されゲート電極にゲート絶縁膜を介して対向した第1導電型のチャンネル領域と、上記多結晶シリコン膜中に形成されチャンネル領域に隣接する高濃度第2導電型のソース領域と、上記多結晶シリコン中に設けられ高濃度の第2導電型のドレイン領域と、上記多結晶シリコン膜中に設けられチャンネル領域とドレイン領域との間に介在するオフセット領域とを有する薄膜トランジスタにおいて、上記オフセット領域は実質的に不純物の導入されていない多結晶シリコンであることを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 27/11 ,  H01L 29/784

FI (3件)：

H01L 27/10 381 ,  H01L 29/78 311 S ,  H01L 29/78 311 C

引用特許：

審査官引用 (4件)

• 特開昭58-105574
  
• 特開昭63-110750
  
• 特開平1-268064
  
• 特開平2-278771