特許

J-GLOBAL ID：200903051455771691

メモリ制御装置

発明者： 河口 努
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-248115
公開番号（公開出願番号）：特開平11-086526
出願日： 1997年09月12日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 並列接続された複数のメモリに対するメモリ制御装置において、書き込みが行われないメモリの消費電力を削減する。【解決手段】 複数のメモリにデータを入力させるデータ入力手段と、前記複数のメモリのうちデータを書き込むメモリを指定するメモリ指定手段と、データを書き込むメモリ内のアドレスを指定するアドレス指定手段と、前記メモリの書き込み動作を行わせるクロックを前記複数のメモリに入力させるクロック入力手段とを備え、前記データ入力手段は前記複数のメモリに同一データを入力させ、前記アドレス指定手段は前記複数のメモリに同一アドレスを指定し、前記クロックは前記メモリ指定手段によって指定されるメモリにのみ入力する

請求項（抜粋）：

並列接続された複数のメモリに対してデータの入出力を制御するメモリ制御装置において、前記複数のメモリに前記データを入力するデータ入力手段と、前記複数のメモリのうちデータを書き込むメモリを指定するメモリ指定手段と、前記データを書き込むメモリ内のアドレスを指定するアドレス指定手段とから構成される書き込みアドレス指定手段と、前記メモリを動作させるクロックを前記メモリに入力するクロック入力手段とを備え、前記データ入力手段は前記複数のメモリに同一データを入力し、前記アドレス指定ビットは前記複数のメモリに同一アドレスを指定し、前記クロックは前記メモリ指定手段によって指定されたメモリにのみ入力することを特徴とするメモリ制御装置。