特許
J-GLOBAL ID：200903051469208957
スタティックランダムアクセスメモリ素子
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-007139
公開番号（公開出願番号）：特開平8-124383
出願日： 1995年01月20日
公開日（公表日）： 1996年05月17日
要約：
【要約】【目的】 読取および書込サイクルの間に低い消耗電力を有するとともに非正常的データアクセス動作がない低電力のスタティックランダムアクセスメモリ素子を提供する。【構成】 複数のアドレス遷移感知信号ADT1〜ADTkおよびデータ入力感知信号DTD1〜DTDnとチップ選択感知信号CSDおよび書込モード感知信号WTDに応答してパワーダウン信号PDを発生するパワーダウンタイマ40を有するスタティックランダムアクセスメモリ素子において、電源電圧の上昇に応答してパワーダウン信号PDを活性化させるパワーアップ感知信号PWRUPBを発生するパワーアップ感知部100を備えるものである。
請求項（抜粋）：
複数のアドレス遷移感知信号およびデータ入力感知信号とチップ選択感知信号および書込モード感知信号に応答してパワーダウン信号を発生するパワーダウンタイマを有するスタティックランダムアクセスメモリ素子において、電源電圧の上昇に応答して前記パワーダウン信号を駆動するパワーアップ感知信号を発生するパワーアップ感知部を備えることを特徴とするスタティックランダムアクセスメモリ素子。
IPC (2件)：
FI (2件)：
G11C 11/34 L
, G11C 11/34 341 A
