特許
J-GLOBAL ID：200903051477421163
半導体メモリ装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小堀 益
公報種別：公開公報
出願番号（国際出願番号）：特願平5-213379
公開番号（公開出願番号）：特開平6-196654
出願日： 1993年08月04日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】キャパシターの誘電体膜として五酸化タンタル膜を使用する半導体メモリ装置を提供する。【構成】第1電極上にシリコンでドープされた五酸化タンタル膜からなる誘電体膜及び前記誘電体膜上に形成された第2電極を具備する。【効果】これにより、五酸化タンタル膜の内部にドープされたシリコンによって従来の純粋な五酸化タンタル膜に比べ誘電率は些か減少するが、漏洩電流が減少し電界に対する破壊耐電圧が増加するので、電気的特性及び信頼性の優れた誘電体膜が提供できる。
請求項（抜粋）：
半導体基板上に形成されている第1電極と、前記第1電極上に形成され、シリコンのドープされた五酸化タンタル膜からなる誘電体膜と、前記誘電体膜上に形成された第2電極を具備することを特徴とするキャパシターを有する半導体メモリ装置。
IPC (3件)：
H01L 27/108
, H01L 21/205
, H01L 27/04
