特許
J-GLOBAL ID：200903051491664257

半導体装置およびその製造方法

発明者：
大音 建一

大音 建一 について

, 
小林 平治

小林 平治 について

, 
中澤 正一郎

中澤 正一郎 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について

, 
菱電セミコンダクタシステムエンジニアリング株式会社

菱電セミコンダクタシステムエンジニアリング株式会社 について


代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-173755
公開番号（公開出願番号）：特開2001-057413
出願日： 2000年06月09日
公開日（公表日）： 2001年02月27日
要約：
【要約】【課題】 キャパシタの大容量化および低電力化を達成した半導体装置および製造方法を提供する。【解決手段】 不純物を含むBPTEOS膜である層間酸化膜5dの上に、不純物濃度を含まないTEOS膜である層間酸化膜5eが形成されている。この層間酸化膜5d,5eそれぞれには、略同じ大きさの逆円錐台状の開口が形成され、全体として2つの逆円錐台が上下に連続するような形状のコンタクトホール51を形作っている。このコンタクトホール51の内壁面に沿うように、キャパシタを構成するストレージ電極8a,8b、誘電体膜1およびセルプレート電極9が順次形成されている。
請求項（抜粋）：
半導体基板と、前記半導体基板の一主表面上に形成され、所定のエッチング条件において、下面から下面近傍所定位置までの平均等方性エッチング速度が、上面から上面近傍所定位置までの平均等方性エッチング速度よりも大きくなるように不純物濃度分布が設定された、不純物を含む絶縁膜とを備えた、半導体装置。
IPC (3件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/316
FI (2件)：
H01L 27/10 621 C ,  H01L 21/316 M
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM