特許

J-GLOBAL ID：200903051526982478

半導体記憶装置及びその製造方法

発明者： 宿利 章二 ,  加賀 徹 ,  木村 紳一郎 ,  久本 大 ,  茂庭 昌弘 ,  大倉 理 ,  久禮 得男 ,  武田 英次
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-142960
公開番号（公開出願番号）：特開平5-110016
出願日： 1991年06月14日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】チャネル長の短縮化の必要のない、微細化の容易な、かつ、安定なセル動作を実現する半導体記憶装置及びその製造方法を提供すること。【構成】書き込み用トランジスタと、電荷蓄積ノードを浮遊ゲートとする読み出し用トランジスタとを有し、書き込み用トランジスタ及び読み出し用トランジスタのチャネル領域9、15の主部分を周辺の大部分が絶縁膜4、6で被われた穴の内壁に設けられた半導体薄膜に形成した半導体記憶装置。絶縁膜に穴を形成し、上記半導体薄膜を形成して製造する。

請求項（抜粋）：

書き込み用トランジスタと、電荷蓄積ノードを浮遊ゲートとする読み出し用トランジスタとを有する半導体記憶装置において、上記書き込み用トランジスタ及び読み出し用トランジスタのチャネル領域の主部分は、いずれも周辺の大部分が絶縁膜である穴の内壁に設けられた半導体薄膜に形成されたことを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 27/04