特許

J-GLOBAL ID：200903051585308187

半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法

発明者： 谷奥 正巳
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-319740
公開番号（公開出願番号）：特開平7-176184
出願日： 1993年12月20日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 メモリセルの微細化が進められた場合でもデータを確実に読み書きできる半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法を提供する。【構成】 メモリセルMCは、2値信号を表わす高電位VHまたは低電位VLを保持するストレージノードSN、書込トランジスタQ1および読出トランジスタQ2を含む。データを読出す場合は、読出ビット線BL1′をプリチャージした後、読出ワード線WL1′を降圧させてトランジスタQ2のしきい値を変化させ、ストレージノードSNの電位VHまたはVLに応じてトランジスタQ2をオンまたはオフさせる。センスアンプS/A1により読出ビット線BL1′に流れる電流を検出してストレージノードSNの電位VHまたはVLを判定する。

請求項（抜粋）：

行および列方向に配列された複数のメモリセルを備え、データの読み書きが可能な半導体記憶装置において、前記メモリセルは、2値信号を表わす第1または第2の電位を保持する記憶ノードと、その第1の電極が前記記憶ノードに接続され、その第2の電極に前記第1または第2の電位が印加され、その制御電極に前記記憶ノードへの前記2値信号の書込を指令する書込指令信号が入力される書込トランジスタと、その第1の制御電極が前記記憶ノードに接続され、その第1および第2の電極が該第1および第2の電極間の導通状態を検出するための導通状態検出手段に接続され、その第2の制御電極に前記記憶ノードに書込まれた前記2値信号の読出しを指令する読出指令信号が入力される読出トランジスタとを含むことを特徴とする、半導体記憶装置。

IPC (4件)：

G11C 11/404 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 27/10 451

FI (2件)：

G11C 11/34 352 D ,  H01L 27/10 325 J