特許
J-GLOBAL ID：200903051592014032
情報削除機能付きLSI
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡田 賢治
公報種別：公開公報
出願番号（国際出願番号）：特願2008-128718
公開番号（公開出願番号）：特開2009-277085
出願日： 2008年05月15日
公開日（公表日）： 2009年11月26日
要約：
【課題】半導体チップ単体での耐タンパ性を高めた情報削除機能付きLSIを提供することを目的とする。【解決手段】情報削除機能付きLSI311は、制御回路12で処理される情報が格納される記憶手段であるメモリ13と、メモリ13に格納される前記情報を消去する消去手段である消去回路14と、消去回路14に電力を供給する発電手段である発電機構15と、外部からの情報の変化を検出してメモリ13に格納される前記情報を消去すべきことを判断して消去回路14に指示する検出手段である検出回路16と、を備える。【選択図】図1
請求項（抜粋）：
制御回路で処理される情報が格納される記憶手段と、
前記記憶手段に格納される前記情報を消去する消去手段と、
前記消去手段に電力を供給する発電手段と、
外部からの情報の変化を検出して前記記憶手段に格納される前記情報を消去すべきことを判断して前記消去手段に指示する検出手段と、
を備える情報削除機能付きLSI。
IPC (1件)：
FI (1件)：
Fターム (3件)：
5B017AA03
, 5B017BA08
, 5B017CA11
