特許
J-GLOBAL ID:200903051655585787
半導体集積回路の試験装置とその試験方法、タイミング調整方法、テストベクタアドレス調整方法
発明者:
,
出願人/特許権者:
代理人 (1件):
畑 泰之
公報種別:公開公報
出願番号(国際出願番号):特願平10-362617
公開番号(公開出願番号):特開2000-180515
出願日: 1998年12月21日
公開日(公表日): 2000年06月30日
要約:
【要約】【課題】 試験装置に新たな機能の増強や拡張を行うことなく、試験機能の増強や拡張を可能にする半導体集積回路の試験装置を実現する。【解決手段】複数の試験装置を半導体集積回路5と接続し、マスター装置1Aのクロック出力同期回路11とスレーブ装置1Bの外部クロック同期回路12とを接続すると共に、マスター装置1A及びスレーブ装置1Bの動作制御信号入力回路14,動作制御信号出力回路13を夫々制御することで、マスター装置1Aとスレーブ装置とを同期させた状態で半導体集積回路5とのテストベクタの送受信を行い、単独の試験装置1では不足する機能を補完して試験を行うことを可能とすることを特徴とする。
請求項(抜粋):
マスター装置と、前記マスター装置に接続されるスレーブ装置とからなる半導体集積回路試験装置であって、前記マスター装置は、基準クロック信号を前記スレーブ装置に出力する基準クロック信号出力回路と、前記スレーブ装置との動作を制御する制御信号を前記スレーブ装置に出力する動作制御信号出力回路と、前記スレーブ装置からの動作制御信号を受信する動作制御信号入力回路と、被試験半導体集積回路を試験するためのテストピンとを具備し、前記スレーブ装置は、前記マスター装置からの基準クロック信号を入力させると共に、前記基準クロック信号に同期したクロック信号を生成するための外部クロック同期回路と、マスター装置との動作を制御する制御信号を前記マスター装置から受信する動作制御信号入力回路と、前記マスター装置との動作を制御する制御信号を前記マスター装置に出力する動作制御信号出力回路と、被試験半導体集積回路を試験するためのテストピンとを具備し、前記スレーブ装置が前記基準クロック信号に対して同期動作し、前記マスター装置とスレーブ装置とが、同時に1つあるいは複数の被試験半導体集積回路を試験することを特徴とする半導体集積回路の試験装置。
IPC (2件):
G01R 31/28
, G01R 31/3183
FI (2件):
G01R 31/28 H
, G01R 31/28 Q
Fターム (15件):
2G032AB01
, 2G032AE07
, 2G032AE14
, 2G032AG04
, 2G032AG07
, 2G032AG10
, 2G032AH02
, 2G032AH07
, 2G032AK11
, 2G032AK15
, 9A001BB01
, 9A001BB05
, 9A001EE05
, 9A001KK37
, 9A001LL05
引用特許:
前のページに戻る