特許
J-GLOBAL ID：200903051656807260
複数ビット同時演算による高速除算器
発明者：
出願人/特許権者：
代理人 (1件)：
杉山 猛 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-070042
公開番号（公開出願番号）：特開平7-253895
出願日： 1994年03月14日
公開日（公表日）： 1995年10月03日
要約：
【要約】【目的】 複数ビットを同時に入力して演算することにより除算速度を高速化し、かつシリアル/パラレル変換器等を不要にする。【構成】 8ビットパラレルの入力データI0〜I7とD-FF回路4に記憶されている3ビットのデータX0〜X2を用いて、EX-OR回路1〜3によりI0+I2+I3+I4+I7+X2、I1+I2+I3+I6+X0、I1+I3+I4+I5+X1+X2をそれぞれ演算する。EX-OR回路1〜3の演算結果はD-FF回路4を経て剰余X0’〜X2’としてパラレルに出力される。
請求項（抜粋）：
(a)入力データに対してn通り(ただし、nは2以上の整数)の論理和を演算するn個の論理和演算回路と、(b)該回路のn個のパラレル出力を個別に保持するデータ保持回路とを有し、(c)前記n個の論理和演算回路は外部から入力されるmビット(ただし、mは2以上の整数)のパラレルデータと前記データ保持回路から入力されるnビットのパラレルデータを基に論理和を演算し、nビットの剰余をパラレルに出力することを特徴とする複数ビット同時演算による高速除算器。
IPC (3件)：
G06F 11/10 330
, G06F 7/52 320
, G06F 7/72
