特許

J-GLOBAL ID：200903051657064024

CMOSレベルシフト回路

発明者： 武田 和弘 ,  木原 秀之
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-111712
公開番号（公開出願番号）：特開平5-308274
出願日： 1992年04月30日
公開日（公表日）： 1993年11月19日
要約：

【要約】【目的】 ゲート・ソース間耐圧の小さなMOSトランジスタによる回路構成で、定電流で高電圧レベルの信号出力を得る。【構成】 ソースを電源電圧源に接続した第3および第4のp型MOSトランジスタ9,12の各ドレインと、ソースを接地した第1および第2のn型MOSトランジスタ11,14の各ドレインとの間に、第1および第2のp型MOSトランジスタ10,13の各ソースおよび各ドレインを接続し、この第1および第2のp型MOSトランジスタ10,13のゲートに所定のバイアス電圧として、電源電圧VDDと第1および第2のp型MOSトランジスタのソース・ゲート間耐電圧BVGSとの差電圧を超えない電圧を印加する。

請求項（抜粋）：

入力端に低電圧レベルの信号が入力されるインバータと、ゲートを前記インバータの出力端に接続し、ソースを接地した第1の第1導電型MOSトランジスタと、ゲートを前記インバータの入力端に接続し、ソースを接地した第2の第1導電型MOSトランジスタと、ゲートを前記インバータの出力端に接続し、ドレインを出力端子に接続し、ソースを接地した第3の第1導電型MOSトランジスタと、ゲートに所定のバイアス電圧を印加され、ドレインを前記第1の第1導電型MOSトランジスタのドレインに接続した第1の第2導電型MOSトランジスタと、ゲートを前記第1の第2導電型MOSトランジスタのゲートに接続し、ドレインを前記第2の第1導電型MOSトランジスタのドレインに接続した第2の第2導電型MOSトランジスタのトランジスタと、ドレインを前記第1の第2導電型MOSトランジスタのソースに接続し、ソースを電源電圧源に接続した第3の第2導電型MOSトランジスタと、ゲートを前記第3の第2導電型MOSトランジスタのドレインに接続し、ドレインを前記第2の第2導電型MOSトランジスタのソースおよび前記第3の第2導電型MOSトランジスタのゲートに接続し、ソースを前記電源電圧源に接続した第4の第2導電型MOSトランジスタと、ゲートを前記第4の第2導電型MOSトランジスタのドレインに接続し、ドレインを前記第3の第1導電型MOSトランジスタのドレインおよび前記出力端子に接続し、ソースを前記電源電圧源に接続した第5の第2導電型MOSトランジスタとを備えたCMOSレベルシフト回路。