特許
J-GLOBAL ID：200903051676678050
多様に配置されたメモリ・コンポーネントからメモリ・オペレーションを調整する方法と装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願2002-122447
公開番号（公開出願番号）：特開2002-342153
出願日： 2002年04月24日
公開日（公表日）： 2002年11月29日
要約：
【要約】【課題】 さまざまな位置に配置されたメモリ・コンポーネントの間でメモリ動作を調整する方法および装置を提供すること。【解決手段】 本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。複数のメモリ・コンポーネントが、アドレス・バス伝搬遅延およびデータ・バス伝搬遅延に関係する調整に従って構成される。アドレス信号および/または制御信号に関連する、これらの信号の伝搬遅延を複製するタイミング信号が、メモリ動作の調整に使用される。
請求項（抜粋）：
メモリ・コントローラ・コンポーネントと、スライスを含むメモリ・コンポーネントのランクと、該メモリ・コントローラ・コンポーネントをメモリ・コンポーネントの該ランクに結合し、該メモリ・コントローラ・コンポーネントをメモリ・コンポーネントの該ランクの該スライスに結合する導体であって、導体のうちで、アドレス信号、書込データ信号、および読取データ信号からなる群から選択された信号を搬送する1つの伝搬遅延が、該信号によって表される情報の要素が該導体に印加される時間の量より長く、該導体が、該メモリ・コントローラ・コンポーネントを該ランクの該スライスのそれぞれに連続して接続する共通アドレス・バスと、該メモリ・コントローラ・コンポーネントを該ランクの該スライスのそれぞれに接続する別のデータ・バスとを含む導体とを含むメモリ・システム。
IPC (3件)：
G06F 12/00 564
, G06F 12/00 550
, G06F 13/16 510
G06F 12/00 564 D
, G06F 12/00 550 K
, G06F 13/16 510 A
