特許

J-GLOBAL ID：200903051733625588

薄膜トランジスタ素子

発明者： 木村 睦 ,  田窪 米治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-306299
公開番号（公開出願番号）：特開平7-159808
出願日： 1993年12月07日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】薄膜トランジスタ素子の作製時に大型の基板の複数の部分にわけてパターニングしても、表示特性を均一化することができる薄膜トランジスタ素子を提供する。【構成】基板7上に形成されたゲート電極1と、このゲート電極1上にゲート絶縁膜6を介して相並設された第1の半導体層5aおよび第2の半導体層5bと、この第1の半導体層5aと第2の半導体層5bとの間でその両方に部分的に重なるように配置されたドレイン電極3と、第1の半導体層5aの第2の半導体層5bと反対側で第1の半導体層5aに部分的に重なるように配置されたソース電極2とを備えている。

請求項（抜粋）：

基板上に形成されたゲート電極と、このゲート電極上にゲート絶縁膜を介して相並設された第1の半導体層および第2の半導体層と、この第1の半導体層と第2の半導体層との間でその両方に部分的に重なるように配置されたドレイン電極と、前記第1の半導体層の前記第2の半導体層と反対側で前記第1の半導体層に部分的に重なるように配置されたソース電極とを備えた薄膜トランジスタ素子。

IPC (2件)：

G02F 1/136 500 ,  H01L 29/786

引用特許：

審査官引用 (3件)

• 特開平4-068319
  
• 特開昭63-316828
  
• 特開昭64-068968