特許

J-GLOBAL ID：200903051739456419

プロセッサ

発明者： 三好 昭夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-200911
公開番号（公開出願番号）：特開2003-015866
出願日： 2001年07月02日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】 ゲート数の増大やスピードの低下を招くことなく、サイズが小さい命令コードを実行すること。【解決手段】 メモリに圧縮した命令コード(24ビット)を格納しておき、この命令コードに読み出しアドレスを変換してアクセスし、読み出された命令コードを元のサイズ(32ビット)に伸長し、これをCPUコアが実行する。これにより、RISCCPUコアは従来のままで良く、ゲート数の増大やスピードの低下を招くことなく、サイズが小さい命令コードを実行することができる。

請求項（抜粋）：

CPUコアがメモリ制御装置を介してメモリからコードを読み出して実行するプロセッサにおいて、前記CPUコアが出力する読み出しアドレスを変換するアドレス変換回路と、前記メモリ制御装置により前記メモリから読み出されたコードのサイズを伸長するコード伸長回路と、を具備し、前記メモリ制御装置は前記アドレス変換回路で変換されたアドレスに格納されているコードを前記メモリから読み出し、前記CPUコアは前記コード伸長回路によりサイズを変換されたコードを実行することを特徴とするプロセッサ。

IPC (4件)：

G06F 9/32 350 ,  G06F 9/32 310 ,  G06F 9/30 310 ,  G06F 12/04 530

FI (4件)：

G06F 9/32 350 A ,  G06F 9/32 310 J ,  G06F 9/30 310 B ,  G06F 12/04 530

Fターム (10件)：

5B033AA05 ,  5B033AA06 ,  5B033AA11 ,  5B033BA01 ,  5B033CA02 ,  5B033CA08 ,  5B033DC00 ,  5B033DC08 ,  5B033DC09 ,  5B060DA08