特許
J-GLOBAL ID:200903051740844317
固体メモリのフォールトトレラントなアドレスロジック
発明者:
,
出願人/特許権者:
代理人 (1件):
奥山 尚一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-300375
公開番号(公開出願番号):特開2003-178595
出願日: 2002年10月15日
公開日(公表日): 2003年06月27日
要約:
【要約】【課題】 アドレスロジックを有する固体メモリをアドレスする方法において、あるアドレスラインが使用不可能である場合であってもメインメモリにアクセス可能なフォールトトレラントなアドレスロジックを提供する。【解決手段】 アドレスロジックを有する固体メモリをアドレスする方法において、アドレスロジックを有するtを欠陥のあるアドレスラインの最大許容可能数として、少なくともt+1の対称距離を有するアドレス設定のセットを割当てることによって、アドレス素子のセットを設定する。このアドレス設定は、t-Sperner(n,L)コードワード、一定重みコード(CWC)ワード、同じ重みを有して任意の2つのアドレス設定間のハミング距離は少なくとも2t+2とされたもの、とすることが出来る。
請求項(抜粋):
アドレス素子のセットを形成する方法であって、tを欠陥のあるアドレスラインの最大許容可能数として、少なくともt+1の対称距離を有するアドレス設定のセットを割当てることを含む方法。
IPC (3件):
G11C 29/00 603
, G11C 17/00
, G11C 17/06
FI (3件):
G11C 29/00 603 Z
, G11C 17/00 E
, G11C 17/06 D
Fターム (9件):
5B003AA02
, 5B003AB05
, 5B003AC07
, 5B003AD08
, 5B003AE01
, 5L106AA07
, 5L106CC00
, 5L106CC13
, 5L106GG07
引用特許:
前のページに戻る