特許

J-GLOBAL ID：200903051751496590

光コネクタ用メモリ回路

発明者： 大沢 誠 ,  後藤 茂則 ,  山下 克也
出願人/特許権者： 株式会社フジクラ ,  日本電信電話株式会社
代理人 (1件)： 志賀 正武
公報種別：公開公報
出願番号（国際出願番号）：特願平7-044622
公開番号（公開出願番号）：特開平8-240748
出願日： 1995年03月03日
公開日（公表日）： 1996年09月17日
要約：

【要約】【目的】 EEPROMを用いても、エラー等の不都合を招致することなく、管理システム側の部品点数を少なくすることができる光コネクタ用メモリ回路を提供する。【構成】 整流回路を構成しており、ベースラインの電圧がVCC信号の電圧に一致し、かつ、トップラインの電圧がVCC信号の電圧とSCL信号のトップラインの電圧との和電圧に一致するよう合成された信号が端子T1から入力されると、この信号からVCC信号およびSCL信号を分離抽出する。ここで分離抽出された各信号が、それぞれ、メモリIDMのVCC端子およびSCL端子へ供給される。

請求項（抜粋）：

光ケーブル端部の光コネクタに搭載される光コネクタ用メモリ回路であって、前記光ケーブル固有の情報を記憶し、電源電圧信号が入力される電源端子、接地電圧信号が入力される接地端子、同期用パルス信号が入力されるクロック端子、および読み出し/書き込み動作のための情報が入出力されるデータ入出力端子を備えたメモリと、前記電源端子および前記クロック端子に接続され、前記電源電圧信号と前記同期用パルス信号との合成信号が入力される第1の端子と、前記接地端子に接続され、前記接地電圧信号が入力される第2の端子と、前記データ入出力端子に接続され、前記読み出し/書き込み動作のための情報を入出力する第3の端子と、前記第1の端子に入力された前記合成信号から前記電源電圧信号と前記同期用パルス信号とを分離抽出し、それぞれ前記電源端子および前記クロック端子へ入力する分離抽出手段とを具備することを特徴とする光コネクタ用メモリ回路。