特許
J-GLOBAL ID：200903051766613038
半導体埋め込み構造とその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平5-123670
公開番号（公開出願番号）：特開平6-334268
出願日： 1993年05月26日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】 本発明の目的は、1回の成長で形成可能な良好な界面を有する半導体埋め込み構造とその製造方法を提供することにある。【構成】 (111)B面を主面とするGaAs基板1上に、(111)A側面6,7を側面に有する三角形凹部10を形成する。その上に、MBE成長法を用いて、AlGaAsからなる第1閉じ込め層2とGaAsからなる活性層3とAlGaAsからなる第2閉じ込め層4を形成する。この場合の成長条件をGa原子の再蒸発が顕著となる725 ゚C以上の温度で成長することによって、(111)A側面6,7上で、活性層3が段切れて成長する。このため、AlGaAsで囲まれた埋め込み活性層9が実現できる。
請求項（抜粋）：
III -V族半導体のV族元素が表面原子となる(-1-1-1)面を主面とする半導体基板と、この半導体基板上に形成された正三角形の凹部と、この凹部を含む前記半導体基板上に形成された第1の閉じ込め層と、この第1の閉じ込め層上に形成された活性層と、この活性層の上に形成された第2の閉じ込め層とを備え、前記活性層の禁制帯幅が前記第1の閉じ込め層と前記第2の閉じ込め層のいずれよりも小さく、前記正三角形の各々の辺が3つの劈開面(1-10)、(10-1)、(01-1)に垂直であり、前記活性層が前記凹部の側面において不連続となっていることを特徴とする半導体埋め込み構造。
IPC (2件)：
前のページに戻る
