特許
J-GLOBAL ID：200903051775947534
利得制御回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小堀 益
公報種別：公開公報
出願番号（国際出願番号）：特願平5-078358
公開番号（公開出願番号）：特開平6-291574
出願日： 1993年04月05日
公開日（公表日）： 1994年10月18日
要約：
【要約】【構成】 入力信号を増幅し複数個の位相補償回路(19-1)(19-2)を有する演算増幅器(1)と、演算増幅器(1)の増幅率を変化させる手段(8)と、増幅率の変化に応じて前記位相補償回路(19-1)(19-2)を選択する手段(18-1)(18-2)とを有する利得制御回路。【効果】 演算増幅器に位相補償回路を複数個設け、増幅率に応じて位相補償回路を選択するようにしたので、利得が変化しても、高速化可能な利得制御回路を得ることができる。
請求項（抜粋）：
入力信号を増幅し複数個の位相補償回路を有する演算増幅器と、該演算増幅器の増幅率を変化させる手段と、増幅率の変化に応じて前記位相補償回路を選択する手段とを有することを特徴とする利得制御回路。
IPC (3件)：
H03G 3/20
, H03F 1/34
, H03G 3/30
