特許
J-GLOBAL ID：200903051781701520
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
朝日奈 宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-150790
公開番号（公開出願番号）：特開平5-342850
出願日： 1992年06月10日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 強誘電体膜がゲート電極と半導体基板とのあいだに介在されたMFS-FETを用いる半導体記憶装置のセルの小型化を図ると共に、ゲート電極の浮遊電位を除去してエラーの生じない半導体記憶装置を提供する。【構成】 ゲート電極gと半導体基板とのあいだに強誘電体膜が介在される不揮発性メモリトランジスタTMの前記ゲート電極と半導体基板とのあいだに前記トランジスタと並列に電位等価手段Rが接続されると共に、前記ゲート電極が2個のダイオードD1 、D2 が直列接続された中点と接続され、該2個のダイオードの両端に独立して電位をかけられる状態にされてメモリセルが構成され、該メモリセルがマトリックス状に配列される。
請求項（抜粋）：
ゲート電極と半導体基板とのあいだに少なくとも強誘電体膜を有する不揮発性メモリトランジスタと、該メモリトランジスタと並列に前記ゲート電極と前記半導体基板とのあいだに接続された電位等価手段と両端に独自の電位が印加されうる直列接続された2個のダイオードと、該2個のダイオードの接続点と前記ゲート電極とが接続されてなるメモリセルを有する半導体記憶装置。
IPC (5件)：
G11C 11/22
, G11C 16/02
, H01L 27/10 491
, H01L 29/788
, H01L 29/792
G11C 17/00 307 E
, H01L 29/78 371
