特許

J-GLOBAL ID：200903051782813578

半導体チップの実装方法

発明者： 谷口 政仁
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-096923
公開番号（公開出願番号）：特開平5-299476
出願日： 1992年04月17日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 半導体チップの実装方法に関し、低コストの半導体チップの表面実装方法を提供することを目的とする。【構成】 パッド21の上部にレジスト孔26を有するレジスト層25を、回路基板20の表面に形成し、粒状バンプ材30A をレジスト孔26のそれぞれに嵌入した後に、粒状バンプ材30A に電極11を位置合わせして、半導体チップ10を回路基板20に重層し、熱圧着するものとする。

請求項（抜粋）：

パッド(21)の上部にレジスト孔(26)を有するレジスト層(25)を、回路基板(20)の表面に形成し、粒状バンプ材(30A) を該レジスト孔(26)のそれぞれに嵌入した後に、該粒状バンプ材(30A) に電極(11)を位置合わせして、半導体チップ(10)を該回路基板(20)に重層し、熱圧着して該半導体チップ(10)を実装することを特徴とする半導体チップの実装方法。

IPC (3件)：

H01L 21/603 ,  H05K 3/32 ,  H05K 3/34