特許

J-GLOBAL ID：200903051790891162

情報処理装置

発明者： 茂木 幸彦 ,  西堀 一彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-127340
公開番号（公開出願番号）：特開2000-322235
出願日： 1999年05月07日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 サブワード単位で行った演算処理結果をサブワード単位で出力し、実行サイクルを削減する。【解決手段】 例えばパーソナルコンピュータのプロセッサとして用いられる情報処理装置1は、SIMD型の内積演算処理を行う内積演算ユニット3を有する。この内積演算ユニット3による演算結果は、ワード形式でPレジスタ15に格納される。シフト飽和ユニット16は、ワード形式で格納された演算結果をPレジスタ15から読み出し、任意のビット数シフト演算をした後任意のビット数で飽和処理をして、その結果をサーブワードとしてYレジスタ17に格納する。

請求項（抜粋）：

演算結果をワード長で出力する演算回路と、上記演算回路の演算結果を格納する中間レジスタと、上記中間レジスタに格納されたデータを任意のビット数のシフト演算をするシフト演算回路と、上記シフト演算回路によりシフト演算されたデータを任意のビット長に飽和させる飽和回路と、上記飽和回路が飽和させたデータをサブワードとして格納し、サブワードとして格納するデータの入力に応じて、格納しているデータをサブワード単位で上位ビットから下位ビットへ順次シフトしていく出力レジスタとを備えることを特徴とする情報処理装置。

IPC (3件)：

G06F 7/00 ,  G06F 9/315 ,  G06F 17/10

FI (3件)：

G06F 7/00 A ,  G06F 9/30 340 D ,  G06F 15/31 S

Fターム (23件)：

5B022AA02 ,  5B022BA02 ,  5B022CA01 ,  5B022CA03 ,  5B022DA01 ,  5B022FA01 ,  5B022FA03 ,  5B033AA03 ,  5B033AA06 ,  5B033AA13 ,  5B033BD03 ,  5B033DD06 ,  5B056AA06 ,  5B056BB28 ,  5B056BB71 ,  5B056FF02 ,  5B056FF03 ,  5B056FF07 ,  5B056FF08 ,  5B056FF10 ,  5B056FF16 ,  5B056HH03 ,  5B056HH05