特許
J-GLOBAL ID：200903051813170638
論理回路自動設計方法及びシステム並びにその自動設計処理を行うプログラムを記憶した媒体
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-146661
公開番号（公開出願番号）：特開平11-025134
出願日： 1997年06月04日
公開日（公表日）： 1999年01月29日
要約：
【要約】【課題】 専用プロセッサのアーキテクチャを選択できる方法とプロセッサのアーキテクチャのひな形を簡易に合成する方法を提供する。【解決手段】 動作モデルからアーキテクチャ・テンプレートを自動的に生成する論理回路自動設計方法であって、動作モデルからDFG(Data FlowGraph)を生成するDFG生成処理と、DFGの各演算ノードの実行時間を決定し、スケジューリング情報を生成するスケジューリング処理と、スケジューリング情報からハードウェア情報を生成するアロケーション処理と、ハードウェア情報からアーキテクチャ・テンプレートを生成するアーキテクチャ・テンプレート生成処理とを備えた構成となっている。
請求項（抜粋）：
特定の信号処理アルゴリズムに最適化された専用プロセッサを自動合成する設計システムであって、プロセッサのアーキテクチャ・テンプレートを複数記憶した記憶手段と、前記信号処理アルゴリズムに適したプロセッサのアーキテクチャ・テンプレートを複数出力する手段と、出力された前記アーキテクチャ・テンプレートから1つを選択する為の入力手段と、前記選択されたアーキテクチャ・テンプレートを用いて、前記信号処理アルゴリズムに最適化された専用プロセッサを自動合成する手段とからなる論理回路自動設計システム。
IPC (2件)：
FI (2件)：
G06F 15/60 654 M
, H01L 21/82 C
