特許
J-GLOBAL ID：200903051821626160
絶縁ゲート型半導体素子
発明者：
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-136297
公開番号（公開出願番号）：特開平10-326861
出願日： 1997年05月27日
公開日（公表日）： 1998年12月08日
要約：
【要約】【課題】 各素子を均一に圧接可能なインダクタンス構造とし、dv/dtの緩和及び並列接続時におけるターンオフ時の電流アンバランスを抑制可能な平型絶縁ゲート型半導体素子を提供する。【解決手段】 素子2と電極12,13とを加圧接続した絶縁ゲート型半導体素子において、少なくとも前記素子2と前記電極13との間に円筒形状で且つらせん状に形成されたインダクタンス要素15aを設ける。
請求項（抜粋）：
素子と電極とを加圧接続した絶縁ゲート型半導体素子において、少なくとも前記素子の一端と前記電極との間に円筒形状で且つらせん状に形成されたインダクタンス要素を設けたことを特徴とする絶縁ゲート型半導体素子。
IPC (3件)：
H01L 25/00
, H01F 17/02
, H01L 29/78
H01L 25/00 B
, H01F 17/02
, H01L 29/78 657 Z
