ダイナミックRAM

発明者：
出願人/特許権者：
代理人 (1件)：井桁貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-256595
公開番号（公開出願番号）：特開平6-111565
出願日： 1992年09月25日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】DRAMに関し、全メモリセルのデータをシリアル・モードにより連続して読み出すことができるように、全メモリセルのデータを読み出す場合の読出し時間の短縮化を図る。【構成】各ブロック11A、11B、11C、11Dにおいて、ブロック選択状態とされる前に、選択されるべきワード線に接続されている全メモリセルのデータを予めセンスアンプ14A0〜14An、14B0〜14Bn、14C0〜14Cn、14D0〜14Dnに保持させる。

請求項（抜粋）：

メモリセルを配列してなるメモリセルアレイ部と、ロウアドレス・ストローブ信号の立ち下がり後、コラムアドレス・ストローブ信号の最初の立ち下がりに同期させて、外部からロウアドレス、ブロックアドレス、コラムアドレスを取り込み、これらロウアドレス、ブロックアドレス、コラムアドレスを先頭アドレスとして、ロウアドレスを上位ビット、ブロックアドレスを中位ビット、コラムアドレスを下位ビットとし、かつ、ロウアドレスについては、ブロック選択状態からブロック非選択状態に移行された場合にインクリメントされるように、立ち上がり、立ち下がりを繰り返されるコラムアドレス・ストローブ信号の立ち下がりに同期させて、前記先頭アドレスから一巡するアドレスを順に出力するアドレス生成手段とを有し、ブロック選択状態、ブロック非選択状態に関係なく、ロウアドレスにより指定されたワード線に接続されている全メモリセルのデータをセンスアンプに保持させ、ブロック選択状態にされた場合にのみ、データを外部に出力するようにされた複数のブロックを設けて構成されていることを特徴とするダイナミックRAM。

前のページに戻る