特許
J-GLOBAL ID：200903051828260340
薄膜半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平7-137262
公開番号（公開出願番号）：特開平8-316489
出願日： 1995年05月11日
公開日（公表日）： 1996年11月29日
要約：
【要約】【目的】 ボトムゲート型薄膜トランジスタの製造プロセスを効率化すると共にその動作特性を改善する。【構成】 先ず、透明基板1の表面側に遮光性を有するゲート電極2をパタニング形成する。次にゲート電極2の上にゲート絶縁膜3を介して光透過性を有する半導体薄膜4を成膜する。続いてゲート電極2を間にして半導体薄膜4とは反対側に、光学フィルタ層11を領域別に選択的に設ける。さらに透明基板1の裏面から光学フィルタ層11を介して光照射を行ない透過光量を領域別に制御した状態で、ゲート電極2をマスクとしてセルフアライメントで裏面露光処理を行ない、ゲート電極2に対して透過光量の回り込みに応じた所望のオフセットΔLを有するイオン阻止層7を領域別に半導体薄膜4の上にパタニング形成する。最後に、イオン阻止層7をマスクとしてセルフアライメントで半導体薄膜4に不純物をドーピングし、領域別にゲートオフセット量を制御したボトムゲート型の薄膜トランジスタTFTを集積形成する。
請求項（抜粋）：
透明基板の表面側に遮光性を有するゲート電極をパタニング形成するゲート形成工程と、該ゲート電極の上にゲート絶縁膜を介して光透過性を有する半導体薄膜を成膜する半導体成膜工程と、該ゲート形成工程及び半導体成膜工程の前又は後で該ゲート電極を間にして該半導体薄膜とは反対側に、光学フィルタ層を領域別に選択的に設けるフィルタ配設工程と、該透明基板の裏面から該光学フィルタ層を介して光照射を行ない透過光量を領域別に制御した状態で、該ゲート電極をマスクとしてセルフアライメントで裏面露光処理を行ない、該ゲート電極に対して透過光量の回り込みに応じた所望のオフセットを有するイオン阻止層を領域別に該半導体薄膜の上にパタニング形成する阻止層形成工程と、該イオン阻止層をマスクとしてセルフアライメントで該半導体薄膜に不純物をドーピングし、領域別にゲートオフセット量を制御したボトムゲート型の薄膜トランジスタを集積形成するトランジスタ形成工程とを行なう薄膜半導体装置の製造方法。
IPC (2件)：
H01L 29/786
, H01L 21/336
H01L 29/78 617 A
, H01L 29/78 616 N
