特許
J-GLOBAL ID：200903051853380589
薄膜トランジスタの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
泉名 謙治
公報種別：公開公報
出願番号（国際出願番号）：特願平3-223679
公開番号（公開出願番号）：特開平5-047791
出願日： 1991年08月09日
公開日（公表日）： 1993年02月26日
要約：
【要約】【目的】ソース・ドレイン間電圧が大きい場合でも、TFTのリーク電流を抑制する。【構成】ゲート電極5のパターン化後、ゲート電極5上に形成されたフォトレジスト6を剥離することなく、ゲート絶縁膜4をエッチングし、さらにゲート電極5の側部よりエッチングを進行させることにより、ゲート電極5の端部をゲート絶縁膜4より内側に形成する。
請求項（抜粋）：
絶縁性の基板上に非単結晶半導体層、ゲート絶縁膜、ゲート電極をこの順に形成し、このゲート電極をマスクとして半導体層に不純物イオンを注入することにより、ゲート電極に対して自己整合的にソース・ドレイン領域を形成する薄膜トランジスタの製造方法において、上記ゲート電極をパターン化後、該ゲート電極上に形成されたフォトレジストを剥離することなく、上記ゲート絶縁膜をエッチングし、さらに該ゲート電極の側部よりエッチングを進行させることにより、該ゲート電極の端部を該ゲート絶縁膜より内側に形成することを特徴とする薄膜トランジスタの製造方法。
IPC (4件)：
H01L 21/336
, H01L 29/784
, H01L 21/302
, H01L 27/12
