特許
J-GLOBAL ID：200903051853909431
液晶表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 純之助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-002452
公開番号（公開出願番号）：特開平6-208130
出願日： 1993年01月11日
公開日（公表日）： 1994年07月26日
要約：
【要約】【構成】薄膜トランジスタ(TFT)のゲート電極(GT)を兼用する走査信号線(GL)にバイパス(GBP)を各画素毎に設け、走査信号線(GL)とバイパス(GBP)とにより外部回路と接続された閉ループを各画素毎に形成し、映像信号線(DL)は閉ループと複数箇所で交差し、画素電極(ITO1)を一方の電極とし、隣の画素のバイパス(GBP)を他方の電極とする保持容量素子(Cadd)を形成してバイパス(GBP)と保持容量素子(Cadd)とを兼用し、かつ、すべての画素の薄膜トランジスタ(TFT)において、映像信号線(DL)と一体となったドレイン電極(SD1)に対してソース電極(SD2)を同じ向きに配置した構成。【効果】開口率向上、線欠陥の完全修正可能、保持容量素子部の短絡による点欠陥修正可能、薄膜トランジスタの特性のばらつきの防止。
請求項（抜粋）：
水平方向に延在し、かつ垂直方向に複数本配置された走査信号線と、垂直方向に延在し、かつ水平方向に複数本配置された映像信号線と、隣接する2本の上記走査信号線と隣接する2本の上記映像信号線との交差領域内にそれぞれ配置された薄膜トランジスタと画素電極とを有し、上記薄膜トランジスタと上記画素電極とを一画素の構成要素とするアクティブ・マトリクス方式の液晶表示装置において、上記各画素を水平方向および垂直方向に直線状に並べて配置し、上記薄膜トランジスタのゲート電極を兼用する上記走査信号線にバイパスを上記各画素毎に設け、上記走査信号線と上記バイパスとにより外部回路と接続された閉ループを上記各画素毎に形成し、上記映像信号線は上記閉ループと複数箇所で交差し、かつ、上記画素電極を一方の電極とし、隣の上記画素の上記バイパスを他方の電極とする保持容量素子を形成して上記バイパスと上記保持容量素子とを兼用したことを特徴とする液晶表示装置。
引用特許：
前のページに戻る
