特許
J-GLOBAL ID：200903051862262742
半導体記憶装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平3-340235
公開番号（公開出願番号）：特開平6-124592
出願日： 1991年11月29日
公開日（公表日）： 1994年05月06日
要約：
【要約】【目的】 簡単な構成により出力バッファの動作タイミングマージンを確保できる半導体記憶装置を提供する。【構成】 データ出力を制御する制御信号を遅延手段を経由した信号と直接的に入力される信号の2つに分け、これらの信号の論理処理により上記出力バッファの活性化タイミングを遅く、非活性化タイミングを早く設定する。【効果】 遅延手段により比較的大きな任意の時間差設定が可能であるため、プロセスバラツキ等を吸収できる十分な動作タイミングマージンを確保することができる。
請求項（抜粋）：
トライステート出力機能を持つ出力バッファと、データ出力を制御する制御信号を遅延手段を経由した信号と直接的に入力される信号の2つに分け、これらの信号の論理処理により上記出力バッファの活性化タイミングを遅く、非活性化タイミングを早くするタイミング制御回路とを備えてなることを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/413
, G11C 11/409
, H01L 27/10
G11C 11/34 J
, G11C 11/34 354 A
