薄膜トランジスタパネル

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-095064
公開番号（公開出願番号）：特開平6-289409
出願日： 1993年03月31日
公開日（公表日）： 1994年10月18日
要約：

【要約】【目的】同じデータラインに対応する各画素電極をジグザグに配列し、データラインをジグザグに配列している画素電極列に対応させて蛇行配線したものでありながら、画素電極の面積を大きくして、液晶表示素子の開口率を向上させる。【構成】蛇行配線するデータラインLdの横行ライン部Ldxを、ゲートラインLgと上下に対向させて配線し、各画素電極2R,2G,2Bの行間に確保する配線スペースを1つの配線分にした。

請求項（抜粋）：

透明基板上に、複数の画素電極を行方向および列方向に配列した画素電極群と、この画素電極群の各画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記画素電極群の各画素電極行にそれぞれ対応させて配線され前記薄膜トランジスタにゲート信号を供給する複数のゲートラインと、前記画素電極群の各画素電極列にそれぞれ対応させて配線され前記薄膜トランジスタにデータ信号を供給する複数のデータラインとを形成してなり、かつ、同じデータラインに対応する各画素電極を、各行ごとに一方向と他方向とに交互にずらしてジグザグに配列し、前記データラインを、ジグザグに配列している画素電極列に対応させて蛇行配線するとともに、前記データラインの行方向に沿って屈曲する横行ライン部を、前記ゲートラインと上下に対向させて配線したことを特徴とする薄膜トランジスタパネル。

IPC (4件)：

G02F 1/1343 , G02F 1/133 550 , G02F 1/136 500 , H01L 29/784

前のページに戻る