特許

J-GLOBAL ID：200903051894995610

内部電位発生回路及び内部電位検出回路

発明者： 永井 賢治
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平8-121757
公開番号（公開出願番号）：特開平9-307425
出願日： 1996年05月16日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】消費電力を低減するとともに、プロセスバラツキによるしきい値電圧の変動を抑えることができる内部電位発生回路を提供する。【解決手段】内部電位検出回路部3は、基準電圧生成回路部4とMOSトランジスタ5とから構成される。基準電圧生成回路部4は、MOSトランジスタ5のゲートに接続され、そのゲートに生成した一定電圧の基準電圧Vrを印加する。MOSトランジスタ5のソースは接地されており、そのMOSトランジスタ5のソース-ゲート間電圧は一定に保持される。MOSトランジスタ5のバックゲートは電圧供給部2に接続され、その電圧供給部2の電位が印加される。電圧供給部2の電位が上昇すると、MOSトランジスタ5のバックゲートの電位が上昇してそのMOSトランジスタ5のしきい値電圧が降下する。

請求項（抜粋）：

昇圧又は降圧動作して生成した出力電圧にて電圧供給部を動作電源電圧範囲外の所定の電位にする内部電位生成回路部と、前記電圧供給部の電位を検出し、その電位が予め定めた電位まで降下又は上昇した時に、前記内部電位生成回路部を昇圧又は降圧動作させる内部電位検出回路部とを備えた内部電位発生回路において、前記内部電位検出回路部には、そのバックゲートに前記電圧供給部の電位が印加されたMOSトランジスタと、前記MOSトランジスタのゲートに接続され、そのゲートに基準電圧を印加して前記MOSトランジスタのソース-ゲート間電圧を一定電圧に保持する基準電圧生成回路部とを備えた内部電位発生回路。

IPC (3件)：

H03K 19/094 ,  H03K 19/00 ,  H03K 19/096

FI (3件)：

H03K 19/094 D ,  H03K 19/00 A ,  H03K 19/096 D