特許
J-GLOBAL ID：200903051897872705
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平4-070475
公開番号（公開出願番号）：特開平5-275455
出願日： 1992年03月27日
公開日（公表日）： 1993年10月22日
要約：
【要約】【目的】本発明は、ショットキーゲートFET及びその製造方法に関し、寄生容量を低減させ、また、ソース抵抗等を減少させたT型ゲート構造を有するショットキーゲートFET及びその製造方法を提供することを目的とする。【構成】GaAs基板2上部にn-GaAs層4を形成し、n-GaAs層4上にPMSSの樹脂膜18をスピン塗布して形成した後、樹脂膜18にゲート電極形成のためのコンタクトホールを開口する(図3(a))。次に、上記コンタクトホール内に露出したn-GaAs層4とショットキー接合し、断面がT型形状になるように上記コンタクトホールから樹脂膜18上に腕部8aが張出したT型ゲート電極8をエッチングにより形成する(図3(b))。
請求項（抜粋）：
半導体基板と、前記半導体基板上部に形成された不純物拡散層と、前記不純物拡散層上に形成された絶縁膜と、前記絶縁膜に開口されたコンタクトホールを介して前記不純物拡散層とショットキー接合し、断面がT型形状になるように前記コンタクトホールから前記絶縁膜上に腕部が張出したT型ゲート電極と、前記絶縁膜を開口して前記不純物拡散層上にオーミック接合するソース電極と、前記T型ゲート電極に対して前記ソース電極の反対側に前記絶縁膜を開口して前記不純物拡散層上にオーミック接合するドレイン電極とを有する半導体装置において、前記絶縁膜は、スピン塗布された樹脂膜であることを特徴とする半導体装置。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 29/50
