特許
J-GLOBAL ID：200903051908247263
データ処理装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-133474
公開番号（公開出願番号）：特開平5-324431
出願日： 1992年05月26日
公開日（公表日）： 1993年12月07日
要約：
【要約】【目的】内部メモリの空き領域の断片化を最小に抑え、メモリ管理の効率化を図る。【構成】エンジン制御プロセッサ(ECP)162は、エンジンインターフェースプロセッサ(EIP)161、エンジン制御プロセッサ(ECP)162およびハードウェアソータ制御プロセッサ(ECAM)164によって共有メモリとして利用される大容量メモリ(EBDM)163を一括管理し、ホストコンピュータ10からの要求や、エンジンインターフェースプロセッサ(EIP)161およびハードウェアソータ制御プロセッサ(ECAM)164それぞれからの要求に対してデータ領域とパラメタ領域とを区別してメモリ領域の配当を行う。このため、データ領域とパラメタ領域を二極(高位アドレスと低位アドレス)に分化でき、メモリの断片化を最小に抑えることが可能になる。
請求項（抜粋）：
ホスト装置と、演算対象のファイルデータが格納される2次記憶装置と、前記2次記憶装置を直接アクセスするためのパスを有し、前記ホスト装置からの要求に応じて前記演算対象のファイルデータに対して所定の演算処理を実行する演算処理装置とを備えたデータ処理装置において、前記演算処理装置は、前記ホスト装置からの演算要求に従って演算対象のファイルデータを前記パスを介して前記2次記憶装置から入力する入力手段と、入力された演算対象のファイルデータに対してソートまたは関係代数演算を実行する演算処理手段と、前記演算対象のファイルデータおよび前記演算処理手段による演算結果データが格納される内部メモリと、前記演算結果データを前記2次記憶装置に出力する出力手段と、前記演算対象または演算結果のデータを格納するための記憶領域とその演算を制御するためのパラメタを格納するための記憶領域とが前記内部メモリの高位または低位の異なるメモリアドレス側からそれぞれ獲得されるように前記内部メモリの割り当てを制御するメモリ制御手段とを具備することを特徴とするデータ処理装置。
IPC (2件)：
G06F 12/00 512
, G06F 12/02 530
