特許
J-GLOBAL ID：200903051931893962
薄膜トランジスタ及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-168807
公開番号（公開出願番号）：特開平7-030117
出願日： 1993年07月08日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 薄膜トランジスタ及びその製造方法に関し、簡単な手段で、TFTに於けるメサ状の側面を伝ってゲート電極とソース電極或いはドレイン電極との間に発生するリーク電流を抑止することを可能にしようとする。【構成】 積層されたソース電極25Sとソース電極コンタクト層26S並びに積層されたドレイン電極25Dとドレイン電極コンタクト層26Dがガラス基板21上に形成され、その上に更に動作半導体層29及びゲート絶縁膜30及びゲート電極31が積層して形成され、前記ゲート電極31の側壁と下地のゲート絶縁膜30の側壁とは段差をもつように前記ゲート電極31が前記下地のゲート絶縁膜30に対して狭小化されている。
請求項（抜粋）：
積層されたソース電極とソース電極コンタクト層並びに積層されたドレイン電極とドレイン電極コンタクト層が形成された透明絶縁性基板上に更に積層して形成された動作半導体層及びゲート絶縁膜及びゲート電極を備え、前記ゲート電極の側壁と下地のゲート絶縁膜の側壁とは段差をもつように前記ゲート電極が前記下地のゲート絶縁膜に対して狭小化されてなることを特徴とする薄膜トランジスタ。
FI (2件)：
H01L 29/78 311 G
, H01L 29/78 311 N
