特許
J-GLOBAL ID：200903051957696219
電界効果トランジスタの製法
発明者：
出願人/特許権者：
代理人 (1件)：
朝日奈 宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-200005
公開番号（公開出願番号）：特開平6-053246
出願日： 1992年07月27日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 脚部が細く頂部が太い、断面がT字形のゲート電極を有する高周波増幅器用のFETを安価に信頼性高く製造する方法を提供する。【構成】 動作層の形成された半導体基板1表面全体にパッシベーション膜9を形成し、該パッシベーション膜表面全体に第1のレジスト膜5を形成し、第1のレジスト膜にゲート電極の細い脚部8aを形成するための開口部を設け、該開口部により露出したパッシベーション膜9を第1のレジスト膜をマスクとしてエッチング除去し、そこから露出した半導体基板に電極材料10を積層して第2のレジスト膜11でパターニングし、第1および第2のレジスト膜を除去して細い脚部8aと太い頂部8bを有する断面がT字形のゲート電極8を形成する。
請求項（抜粋）：
(a) 表面に動作層が形成された半導体基板の表面全体にわたってパッシベーション膜を形成し、(b) 該パッシベーション膜の表面全体に第1のレジスト膜を形成し、ついでゲート電極が形成される場所にゲート電極の細い脚部を形成するための開口部を設け、(c) 前記開口部により露出した前記パッシベーション膜を、前記レジスト膜をマスクとしてエッチング除去し、(d) 前記半導体基板の表面全体にわたってゲート電極材料を積層し、(e) 該電極材料層の上面に第2のレジスト膜を形成してパターニングし、ついで第2のレジスト膜をマスクとして前記電極材料層をエッチングしてゲート電極の太い頂部を形成し、(f) 第1および第2のレジスト膜を除去して断面がT字形のゲート電極を形成せしめることを特徴とする電界効果トランジスタの製法。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/28
