特許

J-GLOBAL ID：200903051958589025

コントロールユニツトの処理装置

発明者： 瀬尾 宣英
出願人/特許権者： マツダ株式会社
代理人 (1件)： 進藤 純一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-158646
公開番号（公開出願番号）：特開平5-008664
出願日： 1991年06月28日
公開日（公表日）： 1993年01月19日
要約：

【要約】【目的】 複数のコントロールユニットとRAMとの間でデータの受け渡しを行う処理装置において、ハードウェア構成を複雑化させることなく、また、RAM容量を小さくすることなく、データ干渉時にデータが誤って読み出されるのを防止する。【構成】 ある制御周期において、CPU1によるデュアルポートRAMへのデータの書き込みとCPU2によるデュアルポートRAMからのデータの読み込みとがデータ干渉を起こした場合(a)、それをRAMから読み出されたデータのエラー頻度等によって判別し、CPU2のプログラムのタイミングをずらしてデータ干渉を回避する(b)。また、データ干渉時に複数の割り込み処理の処理順序を変更するようにしてもよい。

請求項（抜粋）：

複数のコントロールユニットと、これら複数のコントロールユニットで処理されたデータの読み込みおよび書き込みが可能なRAMを備えたコントロールユニットの処理装置であって、前記RAMに対する前記複数のコントロールユニットのアクセスが同時に行われてデータ干渉が生じたことを判別するデータ干渉判別手段と、前記データ干渉判別手段の出力を受け前記アクセスの同時に行われたコントロールユニットのうち少なくとも一方のコントロールユニットの処理タイミングを変更する処理タイミング変更手段を設けたことを特徴とするコントロールユニットの処理装置。

IPC (6件)：

B60K 41/00 ,  B60R 16/02 ,  F02D 45/00 374 ,  G05B 9/02 ,  G05B 15/02 ,  G06F 15/16 350