特許

J-GLOBAL ID：200903051960906941

半導体装置の製造方法

発明者： 阿部 秀司
出願人/特許権者： ソニー株式会社
代理人 (1件)： 尾川 秀昭
公報種別：公開公報
出願番号（国際出願番号）：特願平5-232394
公開番号（公開出願番号）：特開平7-066197
出願日： 1993年08月25日
公開日（公表日）： 1995年03月10日
要約：

【要約】【目的】 素子の特性を劣化させる大きな要因となる界面準位を、素子の上層に水素に対するバリアがあっても、水素によりターミネートすることによって界面準位による特性劣化をなくすことのできる新規な半導体装置の製造方法を提供する。【構成】 表面に半導体素子が形成された基板1の裏面1aに水素を多量に含んだ例えばプラズマシリコンナイトライド(P-SiN)からなる水素含有膜7を形成し、その後、該水素含有膜7に対して300〜500°Cの温度で熱処理を施す。

請求項（抜粋）：

表面に半導体素子が形成された基板の裏面に水素を多量に含んだ水素含有膜を形成し、その後、上記水素含有膜に対して熱処理を施すことを特徴とする半導体装置の製造方法

IPC (5件)：

H01L 21/318 ,  H01L 21/322 ,  H01L 21/324 ,  H01L 29/762 ,  H01L 21/339